R5F100GEAFB#10
Caractéristiques
Technologie de consommation d'énergie ultra-faible
VDD = tension d'alimentation simple de 1,6 à 5,5 V
Mode ARRÊT
Mode ARRÊT
Mode SNOOZE
Cœur de processeur RL78
Architecture CISC avec pipeline en 3 étapes
Temps d'exécution minimum de l'instruction : modifiable
à grande vitesse (0,03125 μs : fonctionnement à 32 MHz
avec oscillateur haute vitesse sur puce) à ultra-basse vitesse
(30,5 μs : fonctionnement à 32,768 kHz avec sous-système
horloge)
Espace d'adressage : 1 Mo
Registres à usage général : (registre 8 bits × 8) × 4
banques
RAM sur puce : 2 à 32 Ko
Mémoire flash codée
Mémoire flash codée : 16 à 512 Ko
Taille du bloc : 1 Ko
Interdiction d'effacement et de réécriture de blocs (sécurité
fonction)
Fonction de débogage sur puce
Auto-programmation (avec fonction d'échange de démarrage/flash shield
fonction fenêtre)
Mémoire flash de données
Mémoire flash de données : 4 Ko à 8 Ko
Opération en arrière-plan (BGO) : les instructions peuvent être
exécuté à partir de la mémoire programme lors de la réécriture du
mémoire flash de données.
Nombre de réécritures : 1 000 000 fois (TYP.)
Tension de réécritures : VDD = 1,8 à 5,5 V
Oscillateur sur puce haute vitesse
Sélectionnez parmi 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz et 1 MHz
Haute précision : +/- 1,0 % (VDD = 1,8 à 5,5 V, TA = -20
à +85°C)
Température ambiante de fonctionnement
TA = -40 à +85°C (A : Applications grand public, D :
Applications industrielles )
TA = -40 à +105°C (G : Applications industrielles)
Gestion de l'alimentation et fonction de réinitialisation
Circuit de réinitialisation de mise sous tension (POR) sur puce
Détecteur de tension sur puce (LVD) (Sélectionnez l'interruption et
réinitialiser à partir de 14 niveaux)
Contrôleur DMA (Direct Memory Access) · 2/4 canaux · Nombre d'horloges lors du transfert entre SFR 8/16 bits et RAM interne : 2 horloges Multiplicateur et diviseur/multiplicateur-accumulateur · 16 bits × 16 bits = 32 bits (Unsigned ou signé) · 32 bits ÷ 32 bits = 32 bits (sans signe) · 16 bits × 16 bits + 32 bits = 32 bits (sans signe ou signé) Interface série · CSI : 2 à 8 canaux · UART/UART (prise en charge du bus LIN) : 2 à 4 voies · Communication I2C/I2C simplifiée : 3 à 10 voies Temporisation · Temporisation 16 bits : 8 à 16 voies · Temporisation 12 bits : 1 voie · Horloge temps réel : 1 voie (calendrier sur 99 ans, fonction d'alarme et fonction de correction d'horloge) · Minuterie de chien de garde : 1 canal (fonctionnant avec l'oscillateur dédié à faible vitesse sur puce) Convertisseur A/N · Convertisseur A/N de résolution 8/10 bits (VDD = 1,6 à 5,5 V) Entrée analogique : 6 à 26 canaux · Tension de référence interne (1,45 V) et capteur de température 0 à 4, N-ch open drain I/O [Tension de tenue VDD Note 2/Tension de tenue EVDD Note 3] : 5 à 25) · Peut être réglé sur drain ouvert N-ch, tampon d'entrée TTL et résistance pull-up sur puce · Interface de potentiel différente : Peut se connecter à un appareil 1,8/2,5/3 V · Fonction d'interruption de touche sur puce · Contrôleur de sortie d'horloge/buzzer sur puce Autres · Circuit de correction BCD (décimal codé binaire) sur puce Remarques 1. Peut être sélectionné uniquement en mode HS (haut débit principal) 2. Produits avec 20 à 52 broches 3. Produits avec 64 à 128 broches
